MCIMX6U6AVM08AC NXP
| Beschikbaar |
MCIMX6U6AVM08AC NXP
De i.MX 6Solo/6DualLite-processors zijn gebaseerd op het Arm Cortex-A9 MPCore Platform, dat de volgende kenmerken heeft:
• De i.MX 6Solo ondersteunt single Arm Cortex-A9 MPCore (met TrustZone)
• De i.MX 6DualLite ondersteunt dual Arm Cortex-A9 MPCore (met TrustZone)
• De kernconfiguratie is symmetrisch, waarbij elke kern het volgende omvat:
— 32 KByte L1 Instructie Cache
— 32 KByte L1 gegevenscache
— Privétimer en waakhond
— Cortex-A9 NEON MPE (Media Processing Engine) Co-processor
Het Arm Cortex-A9 MPCore-complex omvat:
• General Interrupt Controller (GIC) met 128 interrupt ondersteuning
• Wereldwijde timer
• Snoop-besturingseenheid (SCU)
• 512 KB uniforme I/D L2-cache:
— Gebruikt door één kern in i.MX 6Solo
— Gedeeld door twee cores in i.MX 6DualLite
• Twee Master AXI-businterfaces voor de uitvoer van L2-cache
• Frequentie van de core (inclusief NEON- en L1-cache), zoals in tabel 8.
• NEON MPE-coprocessor
— SIMD-architectuur voor mediaverwerking
— NEON-registerbestand met 32x64-bits registers voor algemeen gebruik
— NEON Integer execute pipeline (ALU, Shift, MAC)
- NEON dubbele, single-precision drijvende komma execute pipeline (FADD, FMUL)
— NEON load/store en permute-pijpleiding
Het SoC-niveau geheugensysteem bestaat uit de volgende extra componenten:
— Boot ROM, inclusief HAB (96 KB)
— Interne multimedia / gedeelde, snelle toegang RAM (OCRAM, 128 KB)
— Veilig/niet-beveiligd RAM-geheugen (16 KB)
De i.MX 6Solo/6DualLite-processors zijn gebaseerd op het Arm Cortex-A9 MPCore Platform, dat de volgende kenmerken heeft:
• De i.MX 6Solo ondersteunt single Arm Cortex-A9 MPCore (met TrustZone)
• De i.MX 6DualLite ondersteunt dual Arm Cortex-A9 MPCore (met TrustZone)
• De kernconfiguratie is symmetrisch, waarbij elke kern het volgende omvat:
— 32 KByte L1 Instructie Cache
— 32 KByte L1 gegevenscache
— Privétimer en waakhond
— Cortex-A9 NEON MPE (Media Processing Engine) Co-processor
Het Arm Cortex-A9 MPCore-complex omvat:
• General Interrupt Controller (GIC) met 128 interrupt ondersteuning
• Wereldwijde timer
• Snoop-besturingseenheid (SCU)
• 512 KB uniforme I/D L2-cache:
— Gebruikt door één kern in i.MX 6Solo
— Gedeeld door twee cores in i.MX 6DualLite
• Twee Master AXI-businterfaces voor de uitvoer van L2-cache
• Frequentie van de core (inclusief NEON- en L1-cache), zoals in tabel 8.
• NEON MPE-coprocessor
— SIMD-architectuur voor mediaverwerking
— NEON-registerbestand met 32x64-bits registers voor algemeen gebruik
— NEON Integer execute pipeline (ALU, Shift, MAC)
- NEON dubbele, single-precision drijvende komma execute pipeline (FADD, FMUL)
— NEON load/store en permute-pijpleiding
Het SoC-niveau geheugensysteem bestaat uit de volgende extra componenten:
— Boot ROM, inclusief HAB (96 KB)
— Interne multimedia / gedeelde, snelle toegang RAM (OCRAM, 128 KB)
— Veilig/niet-beveiligd RAM-geheugen (16 KB)
Zorg ervoor dat uw contactgegevens correct zijn. Jouw bericht zal rechtstreeks naar de ontvanger(s) worden verzonden en zullen niet openbaar worden weergegeven. Wij zullen uw persoonlijk informatie aan derden zonder uw uitdrukkelijke toestemming.
