SAK-XC2365B-40F80LR AB INFINEON
Beschikbaar
SAK-XC2365B-40F80LR AB INFINEON
• Krachtige CPU met vijftraps pijplijn en MPU 、
– 12,5 ns instructiecyclus @ 80 MHz CPU-klok (uitvoering in één cyclus)
- 32-bits optellen en aftrekken in één cyclus met 40-bits resultaat
– Vermenigvuldiging in één cyclus (16 × 16 bit)
– Achtergrondverdeling (32 / 16 bit) in 21 cycli
- Instructies voor één cyclus vermenigvuldigen en accumuleren (MAC)
- Verbeterde Booleaanse bitmanipulatiefaciliteiten
- Zero-cycle sprong uitvoering
– Aanvullende instructies ter ondersteuning van HLL en besturingssystemen
– Register-gebaseerd ontwerp met meerdere variabele registerbanken
– Snelle ondersteuning voor contextwisseling met twee extra lokale registerbanken
– 16 Mbytes totale lineaire adresruimte voor code en data
– 1.024 bytes on-chip speciaal functieregistergebied (C166 Family-compatibel)
– Geïntegreerde Memory Protection Unit (MPU)
• Interrupt-systeem met 16 prioriteitsniveaus met 96 interrupt-nodes
– Selecteerbare externe ingangen voor het onderbreken van het genereren en ontwaken
– Snelste sample-rate 12,5 ns
• Achtkanaals interrupt-gestuurde single-cycle gegevensoverdracht met Peripheral Event Controller (PEC), 24-bits pointers dekken de totale adresruimte
• Klokgeneratie op basis van interne of externe klokbronnen, met behulp van PLL of prescaler op de chip
• Hardware CRC-Checker met programmeerbare polynoom om toezicht te houden op on-chip geheugengebieden
• Geheugenmodules op de chip
– 8 Kbyte on-chip stand-by RAM (SBRAM)
– 2 Kbytes on-chip dual-port RAM (DPRAM)
– Tot 16 Kbyte on-chip data SRAM (DSRAM)
– Tot 16 Kbyte on-chip programma/data SRAM (PSRAM)
– Tot 320 Kbyte on-chip programmageheugen (Flash-geheugen)
- Bescherming van geheugeninhoud door middel van Error Correction Code (ECC)
• On-chip randapparatuur modules
– Twee synchroniseerbare A/D-converters met maximaal 16 kanalen, 10-bits resolutie, conversietijd van minder dan 1 μs, optionele gegevensvoorbewerking (gegevensreductie, bereikcontrole), detectie van draadbreuken
– 16-kanaals opname-/vergelijkingseenheid voor algemeen gebruik (CC2)
– Twee capture/compare units voor flexibele PWM-signaalgeneratie (CCU6x)
– Multifunctionele timer voor algemeen gebruik met 5 timers
– Tot 6 seriële interfacekanalen te gebruiken als UART, LIN, high-speed synchroon kanaal (SPI/QSPI), IIC-businterface (10-bits adressering, 400 kbit/s), IIS-interface
– On-chip MultiCAN-interface (Rev. 2.0B actief) met 64 berichtobjecten (Full CAN/Basic CAN) op maximaal 3 CAN-nodes en gateway-functionaliteit
- On-chip systeemtimer en on-chip real-time klok
• Tot 12 Mbyte externe adresruimte voor code en gegevens
– Programmeerbare externe buskarakteristieken voor verschillende adresbereiken
– Multiplexed of demultiplexed externe adres-/databussen
– Selecteerbare adresbusbreedte
– 16-bits of 8-bits databusbreedte
– Vier programmeerbare chip-select-signalen
• Enkele voeding van 3,0 V tot 5,5 V
• Vermogensreductie en wekmodi
• Programmeerbare watchdog-timer en oscillator-watchdog
• Tot 76 universele I/O-lijnen
• Bootstrap laders op de chip
• Ondersteund door een volledige reeks ontwikkelingstools, waaronder C-compilers, macroassembler-pakketten, emulators, evaluatieborden, HLL-debuggers, simulatoren, logic analyzer-disassemblers, programmeerborden
• Ondersteuning voor foutopsporing op de chip via Device Access Port (DAP) of JTAG-interface
• 100-pins groen LQFP-pakket, steek 0,5 mm (19,7 mil)
• Krachtige CPU met vijftraps pijplijn en MPU 、
– 12,5 ns instructiecyclus @ 80 MHz CPU-klok (uitvoering in één cyclus)
- 32-bits optellen en aftrekken in één cyclus met 40-bits resultaat
– Vermenigvuldiging in één cyclus (16 × 16 bit)
– Achtergrondverdeling (32 / 16 bit) in 21 cycli
- Instructies voor één cyclus vermenigvuldigen en accumuleren (MAC)
- Verbeterde Booleaanse bitmanipulatiefaciliteiten
- Zero-cycle sprong uitvoering
– Aanvullende instructies ter ondersteuning van HLL en besturingssystemen
– Register-gebaseerd ontwerp met meerdere variabele registerbanken
– Snelle ondersteuning voor contextwisseling met twee extra lokale registerbanken
– 16 Mbytes totale lineaire adresruimte voor code en data
– 1.024 bytes on-chip speciaal functieregistergebied (C166 Family-compatibel)
– Geïntegreerde Memory Protection Unit (MPU)
• Interrupt-systeem met 16 prioriteitsniveaus met 96 interrupt-nodes
– Selecteerbare externe ingangen voor het onderbreken van het genereren en ontwaken
– Snelste sample-rate 12,5 ns
• Achtkanaals interrupt-gestuurde single-cycle gegevensoverdracht met Peripheral Event Controller (PEC), 24-bits pointers dekken de totale adresruimte
• Klokgeneratie op basis van interne of externe klokbronnen, met behulp van PLL of prescaler op de chip
• Hardware CRC-Checker met programmeerbare polynoom om toezicht te houden op on-chip geheugengebieden
• Geheugenmodules op de chip
– 8 Kbyte on-chip stand-by RAM (SBRAM)
– 2 Kbytes on-chip dual-port RAM (DPRAM)
– Tot 16 Kbyte on-chip data SRAM (DSRAM)
– Tot 16 Kbyte on-chip programma/data SRAM (PSRAM)
– Tot 320 Kbyte on-chip programmageheugen (Flash-geheugen)
- Bescherming van geheugeninhoud door middel van Error Correction Code (ECC)
• On-chip randapparatuur modules
– Twee synchroniseerbare A/D-converters met maximaal 16 kanalen, 10-bits resolutie, conversietijd van minder dan 1 μs, optionele gegevensvoorbewerking (gegevensreductie, bereikcontrole), detectie van draadbreuken
– 16-kanaals opname-/vergelijkingseenheid voor algemeen gebruik (CC2)
– Twee capture/compare units voor flexibele PWM-signaalgeneratie (CCU6x)
– Multifunctionele timer voor algemeen gebruik met 5 timers
– Tot 6 seriële interfacekanalen te gebruiken als UART, LIN, high-speed synchroon kanaal (SPI/QSPI), IIC-businterface (10-bits adressering, 400 kbit/s), IIS-interface
– On-chip MultiCAN-interface (Rev. 2.0B actief) met 64 berichtobjecten (Full CAN/Basic CAN) op maximaal 3 CAN-nodes en gateway-functionaliteit
- On-chip systeemtimer en on-chip real-time klok
• Tot 12 Mbyte externe adresruimte voor code en gegevens
– Programmeerbare externe buskarakteristieken voor verschillende adresbereiken
– Multiplexed of demultiplexed externe adres-/databussen
– Selecteerbare adresbusbreedte
– 16-bits of 8-bits databusbreedte
– Vier programmeerbare chip-select-signalen
• Enkele voeding van 3,0 V tot 5,5 V
• Vermogensreductie en wekmodi
• Programmeerbare watchdog-timer en oscillator-watchdog
• Tot 76 universele I/O-lijnen
• Bootstrap laders op de chip
• Ondersteund door een volledige reeks ontwikkelingstools, waaronder C-compilers, macroassembler-pakketten, emulators, evaluatieborden, HLL-debuggers, simulatoren, logic analyzer-disassemblers, programmeerborden
• Ondersteuning voor foutopsporing op de chip via Device Access Port (DAP) of JTAG-interface
• 100-pins groen LQFP-pakket, steek 0,5 mm (19,7 mil)
Zorg ervoor dat uw contactgegevens correct zijn. Jouw bericht zal rechtstreeks naar de ontvanger(s) worden verzonden en zullen niet openbaar worden weergegeven. Wij zullen uw persoonlijk informatie aan derden zonder uw uitdrukkelijke toestemming.
