SPC5634MF2MLQ80 NXP
Beschikbaar
SPC5634MF2MLQ80 NXP
• Bedrijfsparameters — Volledig statische werking, 0 MHz – 80 MHz (plus 2% frequentiemodulatie - 82 MHz) — –40 C tot 150 C junctietemperatuurbereik — Energiezuinig ontwerp – Minder dan 400 mW vermogensdissipatie (nominaal) – Ontworpen voor dynamisch energiebeheer van core en randapparatuur – Softwaregestuurde klokgating van randapparatuur – Stopmodus met laag stroomverbruik, waarbij alle klokken zijn gestopt — Gefabriceerd in een 90 nm-proces — 1,2 V interne logica — Enkele voeding met 5,0 V 5% ( 4,5 V tot 5,25 V) met interne regelaar om 3,3 V en 1,2 V voor de kern te leveren — In- en uitgangspennen met 5,0 V 5% (4,5 V tot 5,25 V) bereik – 35%/65% VDDE CMOS-schakelniveaus (met hysterese) – Selecteerbare hysterese – Selecteerbare zwenksnelheidsregeling — Nexus-pinnen gevoed door 3,3 V-voeding — Ontworpen met EMI-reductietechnieken – Fasevergrendelde lus – Frequentiemodulatie van de systeemklokfrequentie – Bypass-capaciteit op de chip – Selecteerbare zwenksnelheid en Aandrijfkracht • Krachtige e200z335 core-processor — 32-bits Power Architecture Book E-programmeursmodel — Verbeteringen in de codering met variabele lengte — Maakt het mogelijk om de Power Architecture-instructieset optioneel te coderen in een gemengde 16- en 32-bits instructies - Resulteert in een kleinere codegrootte - CPU die voldoet aan 32-bits Power Architecture-technologie met één probleem - CPU die voldoet aan de 32-bits Power Architecture-technologie - Uitvoering en buitengebruikstelling in volgorde - Nauwkeurige afhandeling van uitzonderingen - Verwerkingseenheid voor filialen - Speciale optelling van filiaaladressen - Branch acceleratie met behulp van Branch Lookahead Instruction Buffer — Laad-/opslageenheid — Laadlatentie in één cyclus — Volledig in een pijplijn - Ondersteuning voor Big en Little Endian - Verkeerd uitgelijnde toegangsondersteuning - Nul belasting-naar-gebruik pijplijnbubbels — Tweeëndertig 64-bits registers voor algemeen gebruik (GPR's) — Geheugenbeheereenheid (MMU) met 16-entry volledig associatieve translatie look-aside buffer (TLB) — Afzonderlijke instructiebus en laad-/opslagbus — Ondersteuning voor vectored interrupts — Latentie onderbreken < 120 ns @ 80 MHz (measured from interrupt request to execution of first instruction of interrupt exception handler)
• Bedrijfsparameters — Volledig statische werking, 0 MHz – 80 MHz (plus 2% frequentiemodulatie - 82 MHz) — –40 C tot 150 C junctietemperatuurbereik — Energiezuinig ontwerp – Minder dan 400 mW vermogensdissipatie (nominaal) – Ontworpen voor dynamisch energiebeheer van core en randapparatuur – Softwaregestuurde klokgating van randapparatuur – Stopmodus met laag stroomverbruik, waarbij alle klokken zijn gestopt — Gefabriceerd in een 90 nm-proces — 1,2 V interne logica — Enkele voeding met 5,0 V 5% ( 4,5 V tot 5,25 V) met interne regelaar om 3,3 V en 1,2 V voor de kern te leveren — In- en uitgangspennen met 5,0 V 5% (4,5 V tot 5,25 V) bereik – 35%/65% VDDE CMOS-schakelniveaus (met hysterese) – Selecteerbare hysterese – Selecteerbare zwenksnelheidsregeling — Nexus-pinnen gevoed door 3,3 V-voeding — Ontworpen met EMI-reductietechnieken – Fasevergrendelde lus – Frequentiemodulatie van de systeemklokfrequentie – Bypass-capaciteit op de chip – Selecteerbare zwenksnelheid en Aandrijfkracht • Krachtige e200z335 core-processor — 32-bits Power Architecture Book E-programmeursmodel — Verbeteringen in de codering met variabele lengte — Maakt het mogelijk om de Power Architecture-instructieset optioneel te coderen in een gemengde 16- en 32-bits instructies - Resulteert in een kleinere codegrootte - CPU die voldoet aan 32-bits Power Architecture-technologie met één probleem - CPU die voldoet aan de 32-bits Power Architecture-technologie - Uitvoering en buitengebruikstelling in volgorde - Nauwkeurige afhandeling van uitzonderingen - Verwerkingseenheid voor filialen - Speciale optelling van filiaaladressen - Branch acceleratie met behulp van Branch Lookahead Instruction Buffer — Laad-/opslageenheid — Laadlatentie in één cyclus — Volledig in een pijplijn - Ondersteuning voor Big en Little Endian - Verkeerd uitgelijnde toegangsondersteuning - Nul belasting-naar-gebruik pijplijnbubbels — Tweeëndertig 64-bits registers voor algemeen gebruik (GPR's) — Geheugenbeheereenheid (MMU) met 16-entry volledig associatieve translatie look-aside buffer (TLB) — Afzonderlijke instructiebus en laad-/opslagbus — Ondersteuning voor vectored interrupts — Latentie onderbreken < 120 ns @ 80 MHz (measured from interrupt request to execution of first instruction of interrupt exception handler)
Zorg ervoor dat uw contactgegevens correct zijn. Jouw bericht zal rechtstreeks naar de ontvanger(s) worden verzonden en zullen niet openbaar worden weergegeven. Wij zullen uw persoonlijk informatie aan derden zonder uw uitdrukkelijke toestemming.
