SPC5746CSK1AMKU6 NXP
Beschikbaar
SPC5746CSK1AMKU6 NXP
• 1 × 160 MHz Power Architecture® e200z4 Dual issue, 32-bit CPU – Enkelvoudige precisie floating point bewerkingen – 8 KB instructiecache en 4 KB datacache – Variable length encoding (VLE) voor aanzienlijke verbeteringen van de codedichtheid • 1 x 80 MHz Power Architecture® e200z2 Single issue, 32-bit CPU – Gebruik van variabele lengtecodering (VLE) voor een aanzienlijke vermindering van de codegrootte • End-to-end ECC – Alle busmasters, Cores genereren bijvoorbeeld een enkele foutcorrectie, dubbele foutdetectie (SECDED)-code voor elke bustransactie – SECDED omvat 64-bits gegevens en 29-bits adressen • Geheugeninterfaces – 3 MB on-chip flashgeheugen ondersteund met de flash-geheugencontroller – 3 x flashgeheugenpaginabuffers (3-poorts flash-geheugencontroller) – 384 KB on-chip SRAM over drie RAM-poorten • Klokinterfaces – 8-40 MHz extern kristal (FXOSC) – 16 MHz IRC (FIRC) – 128 KHz IRC (SIRC) – 32 KHz extern kristal (SXOSC) – Clock Monitor Unit (CMU) – Frequentiegemoduleerde fasevergrendelde lus (FMPLL) – Real Time Counter (RTC) • System Memory Protection Unit (SMPU) met maximaal 32 regiodescriptoren en 16-byte regiogranulariteit • 16 semaforen om de toegang tot gedeelde bronnen te beheren • Interrupt controller (INTC) die interrupts naar elke CPU kan routeren • Crossbar switch-architectuur voor gelijktijdige toegang tot randapparatuur, flashgeheugen en RAM van meerdere busmasters
• 1 × 160 MHz Power Architecture® e200z4 Dual issue, 32-bit CPU – Enkelvoudige precisie floating point bewerkingen – 8 KB instructiecache en 4 KB datacache – Variable length encoding (VLE) voor aanzienlijke verbeteringen van de codedichtheid • 1 x 80 MHz Power Architecture® e200z2 Single issue, 32-bit CPU – Gebruik van variabele lengtecodering (VLE) voor een aanzienlijke vermindering van de codegrootte • End-to-end ECC – Alle busmasters, Cores genereren bijvoorbeeld een enkele foutcorrectie, dubbele foutdetectie (SECDED)-code voor elke bustransactie – SECDED omvat 64-bits gegevens en 29-bits adressen • Geheugeninterfaces – 3 MB on-chip flashgeheugen ondersteund met de flash-geheugencontroller – 3 x flashgeheugenpaginabuffers (3-poorts flash-geheugencontroller) – 384 KB on-chip SRAM over drie RAM-poorten • Klokinterfaces – 8-40 MHz extern kristal (FXOSC) – 16 MHz IRC (FIRC) – 128 KHz IRC (SIRC) – 32 KHz extern kristal (SXOSC) – Clock Monitor Unit (CMU) – Frequentiegemoduleerde fasevergrendelde lus (FMPLL) – Real Time Counter (RTC) • System Memory Protection Unit (SMPU) met maximaal 32 regiodescriptoren en 16-byte regiogranulariteit • 16 semaforen om de toegang tot gedeelde bronnen te beheren • Interrupt controller (INTC) die interrupts naar elke CPU kan routeren • Crossbar switch-architectuur voor gelijktijdige toegang tot randapparatuur, flashgeheugen en RAM van meerdere busmasters
Zorg ervoor dat uw contactgegevens correct zijn. Jouw bericht zal rechtstreeks naar de ontvanger(s) worden verzonden en zullen niet openbaar worden weergegeven. Wij zullen uw persoonlijk informatie aan derden zonder uw uitdrukkelijke toestemming.
